英特尔最近在美国檀香山举行的一年VLSI公布国际研讨会Intel 技术细节4。相较于Intel 7，Intel 4效率提高20%以上，高效组件库（library cell）密度是两倍，两个关键目标是满足开发中产品的需求，包括PC客户端的Meteor Lake，并推进先进的技术和工艺模块。

芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

英特尔公布Intel 技术细节4。
四年的英特尔之路，Intel 这些效率数据是如何实现的？ Intel 4关键尺寸，如鳍间距、接点间距和低层金属间距（Critical Dimension），继续向微缩方向前进，同时引入设计技术共同优化，缩小单个组件的尺寸。透过FinFET提高材料和结构的效率，Intel 4单N型半导体或P型半导体的鳍片数量从Intel 7高效组件库4片降至3片。综合以上技术Intel 4能大大提高逻辑组件密度，减少路径延迟和功耗。
Intel 7已导入自对准四重成像技术（Self-Aligned Quad Patterning、SAQP）与主动组件闸极上接点（Contact Over Active Gate、COAG）提高逻辑密度的技术。前者通过单个微影和两个沉积和蚀刻步骤将晶圆上的微影图案缩小4倍，没有多个微影层对准的问题；后者直接将闸极接点设置在闸极上方，而不是传统的闸极一侧，从而提高组件密度。Intel 进一步加入网格布线方案（gridded layout scheme），简化规律的电路布线，提高效率，提高生产率。
随着工艺的微缩，晶体管上方的金属导线Ecliptek代理、接头也缩小了；导线的电阻与线路直径成反比，如何保持导线效率是需要克服的障碍。Intel 新的金属配方称为强化铜（Enhanced Cu），铜被用作导线和接头的主体，而不是Intel 7使用的钴在外层用钴和钽覆盖；该配方具有铜的低电阻特性，减少了自由电子移动时对原子的冲击，从而使电路失效（electromigration）现象，为Intel 为未来的工艺奠定基础。
将光罩图案成像到晶圆上最重要的变化可能是广泛使用EUV简化工艺。英特尔不仅用于现有良好解决方案中的最关键层EUV，而且在Intel 4在较高的互连层中使用EUV，大大降低光罩数量和工艺步骤。它降低了工艺的复杂性，同时为未来的工艺节点建立了技术领先地位和设备生产能力，英特尔将在这些工艺中得到更广泛的应用EUV，世界上第一个量产高值孔径（High-NA）EUV系统。