三星电子作为先进的半导体技术制造商之一，今天宣布， 基于3纳米（nm）全环绕栅极（Gate-All-AroundT,简称 GAA）工艺节点的芯片已初步生产。较三星5纳米（nm）优化的3纳米（nm）工艺性能提高23%，功耗降低45%，芯片面积降低16%

芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

三星电子首次实现GAA"多桥-通道效应晶体管"（简称: MBCFETTM Multi-Bridge-Channel FET）应用打破了FinFET降低工作电压水平，提高能耗比，增加驱动电流，提高芯片性能。三星首先将纳米晶体管应用于高性能、低功耗计算领域的半导体芯片，并计划将其扩展到移动处理器领域。

三星电子Foundry业务部总经理崔时荣说："三星电子在生产制造中不断应用新一代工艺技术。比如三星第一High-K Metal Gate (HKMG) 工艺、FinFET 以及 EUV等。三星希望率先通过3nm工艺的"多桥-通道效应晶体管"（ MBCFETTM），半导体行业将继续保持前沿地位。与此同时，三星将继续积极创新竞争性技术开发，并建立一个有助于加快技术成熟的过程"。

优化技术设计，使PPA[1]收益更大化

3nmGAA 该技术采用宽通纳米片和窄通纳米线GAA 技术可以提供更高的性能和能耗比。3纳米GAA 从技术上讲，三星可以调整纳米晶体管的通道宽度，优化功耗和性能，从而满足客户的多元化需求。此外，GAA 设计灵活性协同优化设计技术（DTCO) [2]非常有利，有助于更好地实现PPA 优势。与三Parallax代理星5nm与工艺相比，第一代3nm该工艺可使功耗降低45%，性能提高23%，芯片面积降低16%；未来第二代3nm工艺将功耗降低50%，性能提高30%，芯片面积减少 35%。

与SAFETM合作伙伴共同提供33纳米设计基础设施和服务

随着工艺节点越来越小，对芯片性能的越来越高，IC设计师需要面对处理大量数据、验证功能更多、扩展更紧密的复杂产品的挑战。为了满足这些需求，三星致力于提供更稳定的设计环境，帮助减少设计、验证和批准过程所需的时间，提高产品的可靠性。

自2021年第三季度以来，三星电子一直通过，包括ANSYS、三星先进晶圆OEM生态系统，包括楷登电子、西门子和新思科技SAFETM（Samsung Advanced Foundry Ecosystem）合作伙伴的密切合作，提供成熟的设计基础设施，使其在更短的时间内完善产品。