（2026/7/1更新）Cadence Design Systems, Inc.宣布，Cadence Cerebrus智能芯片设计工具(Intelligent Chip Explorer) 客户采用其新的量产计划。SequansCommunications代理基于 Cadence Cerebrus 使用人工智能 (AI) 该技术可以自动化和扩展数字芯片的设计能力，优化功耗、效率和面积 (PPA)，提高工程生产力。

Cadence Cerebrus 革命性的运用AI技术，独特的强化学习引擎，可以自动优化软件工具和芯片设计选项，提供更好的 PPA大大降低了工程端的负荷和整体流片时间。例如，Cadence Cerebrus 布局优化功能，让客户超越普通人的设计潜力，缩小芯片尺寸。因此，Cadence Cerebrus 与完整的 Cadence 数字产品线的结合为工程设计提供了突破性的优势，从合成、设计到签名的完整数字流程。

芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

Cadence资深副总裁、数字与签约事业集团总经理滕晋庆(Chin-Chi Teng)博士表示：「我们一直在寻找帮助客户提高生产力的新方法Cadence Cerebrus以其 AI 减少耗时的手动工作，使工程师能够专注于更重要的项目。我们推出 Cadence Cerebrus在一年内，我们可以清楚地看到我们的客户快速使用并开始实现产品的所有潜力。联发科技和瑞萨电子等客户获得PPA 因此，它们现在已广泛应用于量产计划中。」

联发科技硅产品开发部高级副总经理谢有庆表示：「我们致力于，我们致力于提供最好的 PPA，因此以AI为基础的Cadence Cerebrus解决方案是我们最新先进工艺项目最合理的选择。在SoC在模块设计方面，Cadence Cerebrus 布局规划优化功能可缩小模块芯片面积 将功耗降低6%5% 以上。提高生产力，PPA更优化，更容易融入联发科技CAD 流程等全面

瑞萨电子公司共享研发 EDA 部门副总裁Toshinori Inoshita 表示：「我们需要能够改进各种节点和设计类型PPA 采用和优化自动化方法 Cadence Cerebrus 为了满足我们所有特殊的设计需求，并取得了许多显著的设计成果。在先进制程 CPU 在设计中，我们经历了更好的性能，在整体负时序中 (TNS) 提高了 75%。另外，我们采用Cadence Cerebrus 大大降低了关键 MCU 泄漏功率的设计，让我们进一步提高性能和生产力，缩短流片时间。