比利时微电子研究中心（imec）本周举行的2022年IEEE国际大型集成电路技术研讨会（VLSI Symposium），从晶背供电的逻辑首次显示IC布线方案采用奈米硅穿孔（nTSV）结构将晶圆前部组件连接到埋入式电源轨道（buried power rail）上。微缩鳍式场效晶体管（FinFET）通过这些埋入式电源轨道（BPR）性能不受晶背工艺的影响。

芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

FinFET通过奈米硅穿孔的微缩组件（nTSV）与埋地电源轨道（BPR）连接到晶圆背面，使用嵌入式电源轨和通孔连接到晶圆正面（via to BPR；VBPR）电源超过主动区（metal over active；MOA）结构设计。

这种先进的布线方案可以分离电源线和信号线的配置，促进2nm持续微缩的逻辑芯片也能提高供电效率，进而提高系统性能。imec晶圆背面也导入了2.5D金属-绝缘体-金属（MIM）电容结构，芯片效率更好。
晶背供电设计能分离逻辑IC供电网络和信号线可以减缓后期工艺布线堵塞的问题，优化供电效率。2019年imec该技术首次提出，不同的工艺方案也出现了。例如，2021年VLSI技术研讨会，imec第一次展示晶背导线互连的例子，将奈米硅穿孔连接到晶圆正面M金属层衬垫。
今年VLSI技术研讨会，imec通过埋入式电源轨，将在其发表的论文中展示一套先进的集成方案FinFET将微缩组件连接到晶圆的正面和背面，创造了世界上第一个。imec的CMOS组件技术研究计划主持人Naoto Horiguchi表示：「我们认为，从微缩组件和提高性能的角度来看，采用晶体背电源设计和导入嵌入式电源轨道是最有可能实现晶体背电源网络的解决方案。这些电源轨道将芯片埋在前一个工艺中，并通过局部布线的结构设计来促进芯片的微缩。」
然后他解释:「在开发测试芯片时，我们将嵌入式电源轨的图形从晶圆正面定义，然后将奈米硅穿孔连接到这些电源轨上，结果显示FinFET组件性能不受晶背工艺影响，包括接合目标晶圆和承载晶圆、薄化晶背和320制造深度nm奈米硅穿孔。奈米硅穿孔与埋地电源轨垂直连接，每个穿孔间距仅200nm，不占用标准单元尺寸，可保证组件继续微缩至2nm以下。」
晶体背面供电设计有望从系统层面提高整体供电效率，特别是组件所需的功率密度继续上升，供电电压或IR压降问题也越来越严重。imec的3D系统集成计划VP Eric Beyne表示：「我们在2022 VLSI在技术研讨会上发表的一篇论文在晶背过程中导入了一个2.5D柱状MIM结构的去耦电容。透过这颗2.5D因此，电容的密度提高了4~5倍，IHVMTechnology代理R无电容(32.1%)和2D电容(23.5%)来得更低。这些分析结果来自一套实验数据校正的IR压降模拟架构。」
Eric Beyne总结：「我们的研究结果表明，晶圆背面具有高弹性的设计空间，可以吸引新的设计选择来解决传统的2D芯片微缩的痛点。此外，我们还展示了一些3D在剥离承载晶圆时，用功能晶圆代替系统级微缩技术的效率，如3D SOC逻辑组件堆栈的逻辑晶圆，底部的晶粒可以从晶体背面供电。」